Crise mondiale des puces mémoire : comment l'IA épuise la mémoire vive, comment les acteurs du secteur s'en sortent-ils, et quels sont les nœuds qui ne peuvent être dénoués ?

Au cours du second semestre 2025 et au début de l’année 2026, les prix de la mémoire informatique ont grimpé en flèche. Les contrats sur la DDR5 ont bondi de plusieurs dizaines de pour cent chaque trimestre, la DDR4 a été retirée du marché par les fabricants, ce qui a parfois fait doubler, voire tripler, les prix au comptant, tandis que la mémoire HBM destinée aux GPU était en rupture de stock jusqu’en 2026. Ce qui est étrange, c’est qu’il ne s’agit pas d’un choc lié à une pénurie soudaine d’usines. Il s’agit d’une réaffectation : l’IA accapare la majeure partie des capacités de production, et tout le reste doit se partager les capacités restantes.

Que se passe-t-il ?

La mémoire est un produit soumis à des fluctuations cycliques très marquées. Mais cette fois-ci, la situation est fondamentalement différente : la hausse de la demande ne provient pas du cycle des PC ou des téléphones, mais des centres de données dédiés à l’IA. Les trois grands fabricants — Samsung, SK hynix et Micron — réorientent leurs chaînes de production vers la HBM (mémoire à haut débit intégrée au GPU) car les marges bénéficiaires y sont plusieurs fois supérieures. Conséquences en chaîne :

• Pénurie de DRAM grand public : forte hausse des prix de la DDR5 pour serveurs et PC ; la DDR4 ayant été retirée prématurément du marché, les prix au comptant ont grimpé en flèche.
• La pénurie de HBM persiste : la quasi-totalité de la production de HBM3E/HBM4 a été précommandée plusieurs trimestres à l’avance.
• La pénurie touche tous les secteurs : les téléphones, les ordinateurs portables, les voitures et les appareils IoT doivent tous payer plus cher ou faire face à des délais de livraison, car ils se disputent la même source d’approvisionnement en plaquettes.

Pourquoi la demande semble-t-elle sans limite : la percée économique de l'IA

Pour comprendre pourquoi les hyperscalers sont prêts à payer n’importe quel prix pour la mémoire HBM, il faut examiner ce qui permet à cette mémoire de générer des revenus. De 2024 à 2025–2026, l’IA franchira le cap, passant du statut d’« assistant répondant à des questions » à celui d’outil capable de générer une réelle valeur économique :

• Les assistants de programmation et les agents rédigent, modifient et testent le code — ce qui permet d'économiser des heures de travail d'ingénieurs, le coût le plus élevé du secteur des logiciels.
• Le modèle de raisonnement (du type « réfléchir avant de répondre ») permet de résoudre des problèmes plus complexes, mais consomme beaucoup plus de ressources de calcul lors du raisonnement — chaque réponse nécessite davantage de mémoire pour conserver la chaîne de raisonnement et le contexte sur une longue durée.
• Automatisation des processus : service client, analyse de documents, publicité et recommandations — chaque point de pourcentage d’amélioration représente des milliards de dollars de chiffre d’affaires à grande échelle.

Lorsque chaque « unité d’intelligence » se traduit par une valeur économique, le coût du matériel nécessaire à son fonctionnement devient un investissement et non plus une dépense. C’est la raison pour laquelle les quatre grands acteurs du cloud augmentent leurs dépenses d’investissement (capex) de plusieurs centaines de milliards de dollars chaque année — et pour eux, prendre du retard en matière d’IA est bien plus dangereux que de payer le prix fort pour la mémoire.

Ce paradoxe ne fait qu’attiser la fièvre : chaque fois qu’un modèle plus bon marché et plus efficace apparaît (à l’image du « moment DeepSeek »), le coût par utilisation diminue — mais la demande totale augmente, car plus c’est bon marché, plus les gens en consomment (paradoxe de Jevons). Le fait que ce soit moins cher n’atténue pas la soif de puces ; cela multiplie le nombre de personnes et de tâches consacrées à l’IA.

Pourquoi l'offre ne suit-elle pas la demande ?

Du côté de l'offre, quatre forces s'opposent :

• La technologie HBM consomme deux à trois fois plus de ressources. La HBM consiste en plusieurs puces DRAM empilées, reliées par des trous de traversée (TSV), ce qui entraîne un rendement inférieur. À partir d’une même plaquette, la fabrication de HBM permet d’obtenir un « rendement en capacité » bien inférieur à celui de la DDR classique : chaque bit de HBM consomme environ trois fois plus de ressources de fabrication.
• Des investissements en retard. Après la surproduction et les lourdes pertes de 2022–2023, les trois fabricants ont fortement réduit leurs dépenses d'investissement. Lorsque l'IA a explosé, les nouvelles capacités de production n'étaient pas encore disponibles.
• Concentration de l’offre. Seules trois entreprises détiennent la quasi-totalité du marché mondial de la DRAM — il n’y a donc pas de réserve suffisante pour absorber le choc de la demande.
• Limites physiques et temporelles. La miniaturisation de la DRAM devient de plus en plus difficile (les condensateurs approchent de leurs limites), ce qui nécessite le recours à l’EUV pour les nouveaux nœuds ; par ailleurs, la construction d’une nouvelle usine prend 2 à 3 ans, et il faut faire la queue pour obtenir les équipements d’ASML.

Que font les différentes parties ?

• Les fabricants prévoient d’ouvrir de nouvelles usines (SK hynix à Yongin/M15X, Samsung P4, Micron dans l’Idaho et à New York) et d’accélérer le développement de la HBM3E puis de la HBM4, en passant au nœud EUV. Mais il faudra attendre 2 à 3 ans avant que ces capacités ne se concrétisent réellement sur le marché.
• Les fonderies (TSMC) étendent le conditionnement avancé CoWoS — le maillon reliant la mémoire HBM au GPU. La technologie HBM4 étend également la partie logique aux fonderies, transformant ainsi ces dernières en un maillon de la chaîne de mémoire.
• Les hyperscalers et les entreprises d’IA signent des contrats à long terme et s’approvisionnent à l’avance ; parallèlement, ils optimisent leurs systèmes pour réduire leurs besoins en mémoire : compression du cache KV, quantification, modèles effilés (MoE) et regroupement/hiérarchisation de la mémoire via CXL pour une utilisation plus efficace de chaque bit.
• Les gouvernements accordent des subventions (CHIPS Act et autres mesures similaires) pour ramener les usines sur le territoire national — mais ces subventions ne permettent pas de raccourcir les délais de construction physique.
• À long terme : la DRAM 3D et les nouveaux types de mémoire — des technologies prometteuses, mais qui n’arriveront pas à temps pour cette vague.

La partie de vie ou de mort entre les États-Unis et la Chine : qui détient l'atout incontournable ?

Derrière cette course effrénée aux puces se cache un enjeu bien plus important : qui détient le maillon que l'adversaire ne peut pas remplacer dans un délai acceptable. Il ne s'agit pas d'une course pour savoir qui fabrique le plus de puces, mais pour savoir qui peut résister à une coupure d'approvisionnement.

Les États-Unis et leurs alliés contrôlent l'amont

L'atout majeur réside dans la technologie EUV d’ASML — le seul fabricant au monde à en être capable, fort de plusieurs décennies de savoir-faire en optique, en matériaux et en chaîne d’approvisionnement. À cela s’ajoutent les outils de conception EDA (Cadence, Synopsys), les équipements de fabrication (Applied Materials, Lam, KLA), ainsi que les capacités de pointe en matière de logique et de conditionnement CoWoS de TSMC. La stratégie américaine consiste à utiliser le contrôle des exportations pour maintenir la Chine à un ou deux générations de retard sur les nœuds de fabrication avancés — là où sont fabriqués les HBM et les GPU d’IA.

La Chine contrôle l'aval de la chaîne de valeur et les matières premières

La riposte ne réside pas dans les machines, mais dans les intrants et l’échelle : restreindre les exportations de terres rares, de gallium et de germanium — des matières pour lesquelles les États-Unis ne peuvent pas mettre en place de chaîne d’approvisionnement de remplacement en quelques trimestres. Parallèlement, la Chine injecte des fonds dans des pôles de production matures : CXMT pour la DRAM, YMTC pour la NAND, ce qui entraîne une augmentation rapide de la production et une dépréciation des prix sur le segment grand public. À cela s’ajoutent une capacité colossale en matière d’emballage et d’assemblage, ainsi que la position de premier marché mondial de consommation de puces.

Où se situe réellement l'asymétrie ?

Les deux parties ne disposent pas des mêmes atouts. L'atout de la Chine réside dans sa maîtrise technologique — qui a nécessité de nombreuses années et est très difficile à reproduire. L’atout de la Chine réside dans l’ampleur de ses capacités et de ses matières premières — un manque se fait sentir immédiatement, mais, en théorie, il est possible de le compenser par de nouvelles mines et de nouvelles usines, même si cela coûte de l’argent et prend du temps.

Il s’agit donc d’un pari sur le temps. Les États-Unis parient que le blocage des équipements empêchera la Chine de se doter un jour de ses propres technologies EUV, et que l’écart technologique sera suffisant pour conserver leur avantage. La Chine parie quant à elle qu’elle parviendra à l’autonomie — même par des moyens détournés (gravure optique multicouche, chipiplet, DRAM 3D) — avant que la pression ne suffoque son industrie ; tout en utilisant l’argument des matières premières et des prix bas pour saper la détermination de l’adversaire.

Ce qui importe pour le reste du monde, c'est que tous les scénarios font grimper le prix de la mémoire. Plus le verrouillage est strict, plus les investissements se divisent en deux écosystèmes parallèles, avec des excédents d'un côté et des pénuries de l'autre — ce qui est nettement moins efficace qu'une chaîne d'approvisionnement mondiale unique. Et si la Chine investissait de manière excessive dans les nœuds matures, le segment grand public pourrait se retrouver en situation de surabondance tandis que la HBM resterait rare.

Au bout de combien de temps cela fait-il effet ?

• 2026 — la situation reste tendue. Il n’y a pas de « solution miracle » pour y remédier rapidement ; les prix se maintiennent à un niveau élevé et pourraient atteindre un pic cette année.
• 2026–2027 — une accalmie fragile. De nouvelles capacités et la HBM4 entrent en production, mais la demande en IA augmente également ; l’équilibre ne tient qu’à un fil.
• 2027–2028+ — la situation s’allégera si le rythme des investissements dans l’IA ralentit. Risque inverse : si les capacités sont mises sur le marché au moment même où l’engouement pour l’IA s’essouffle, le marché pourrait basculer dans une situation de surabondance, comme en 2023.

Un obstacle insurmontable — et pourquoi il faut changer de cap

Point essentiel : certains obstacles ne peuvent être surmontés à court terme, quel que soit le budget disponible — délai de construction d’une usine, contraintes physiques liées à la DRAM, capacité d’encapsulation CoWoS/TSV, nombre de fournisseurs, délai de livraison des équipements EUV. Lorsqu’une contrainte est rigide, la seule solution optimale consiste à réduire la charge qui pèse sur elle, et non à tenter de la contourner.

C’est pourquoi le secteur se tourne vers des solutions alternatives : une allocation en fonction du prix (priorité à la HBM et aux serveurs, au détriment de la DDR4 et des produits grand public), l’utilisation de logiciels pour réduire les besoins en bits (compression, hiérarchisation CXL, déchargement du cache KV, quantification), prolonger la durée de vie des anciens nœuds, et faire évoluer la philosophie de « plus de bits » vers « chaque bit plus utile ». Il s’agit là de la Théorie des contraintes (Theory of Constraints) appliquée au matériel : la vitesse de l’ensemble du système est limitée par son goulot d’étranglement ; l’optimisation globale consiste donc à contourner et à réduire la pression sur ce goulot d’étranglement, plutôt qu’à optimiser les parties qui disposent déjà d’une marge suffisante.

Prévisions

• Les prix de la mémoire devraient rester élevés tout au long de l’année 2026, avec un pic prévu vers le milieu de l’année ; les utilisateurs de PC et de téléphones continueront de faire face à des prix élevés, tandis que la DDR4 est en passe de disparaître.
• Les fonderies deviennent un maillon essentiel de la chaîne de la mémoire. Avec la HBM4 utilisant une base logique, les fonderies TSMC et Samsung s’inscrivent pleinement dans la chaîne de valeur de la DRAM — la frontière entre les « fabricants de mémoire » et les « fonderies » s’estompe.
• Les économies de mémoire deviennent un avantage concurrentiel. Les modèles et systèmes fonctionnant efficacement avec moins de mémoire (cache KV réduit, compression contextuelle, MoE) bénéficieront d’un réel avantage en termes de coûts ; le pooling CXL deviendra la norme dans les centres de données d’ici 2026–2027.
• Le risque lié au cycle reste présent. Le secteur de la mémoire a toujours tendance à s’emballer dans les deux sens ; ceux qui se souviennent de la leçon de 2023 se méfieront d’un basculement vers une offre excédentaire lorsque de nouvelles capacités seront mises en service en masse, au moment même où la demande en IA marquera le pas.

En résumé : cette crise n’est que le prélude à un boom. Tant que chaque puce mémoire pourra générer une valeur économique grâce à l’IA, la demande continuera à peser sur une offre limitée par des contraintes physiques et temporelles — et celui qui saura alléger la pression sur ce goulot d’étranglement, plutôt que de se contenter de se disputer les stocks, prendra une longueur d’avance.